b15f/main.cpp

119 lines
1.7 KiB
C++
Raw Normal View History

#include <avr/io.h>
2019-03-25 13:00:22 +01:00
#include <avr/interrupt.h>
#include <util/delay.h>
2019-03-25 15:02:24 +01:00
#include <avr/wdt.h>
2019-03-26 08:44:30 +01:00
#include "global_vars.h"
2019-03-25 16:15:00 +01:00
#include "selftest.h"
2019-03-26 15:02:58 +01:00
#include "requests.h"
2019-03-25 13:00:22 +01:00
2019-03-27 09:18:38 +01:00
#define WDT_TIMEOUT WDTO_15MS
2019-03-27 15:48:36 +01:00
const uint8_t CDUMMY __attribute__((used)) = 0;
2019-03-26 16:30:49 +01:00
2019-03-27 10:33:26 +01:00
2019-03-25 15:02:24 +01:00
ISR(WDT_vect)
{
2019-03-27 10:33:26 +01:00
WDTCSR = _BV(WDIE) | _BV(WDE);
}
2019-03-25 15:02:24 +01:00
2019-03-25 16:15:00 +01:00
void initAll()
2019-03-25 15:02:24 +01:00
{
2019-03-25 13:00:22 +01:00
spi.init();
2019-03-25 16:15:00 +01:00
2019-03-25 13:42:32 +01:00
beba0.setDirA(0x00); // alle Ausgang
beba0.setDirB(0xFF); // alle Eingang
2019-03-25 16:15:00 +01:00
beba1.setDirA(0x00); // alle Ausgang
beba1.setDirB(0xFF); // alle Eingang
2019-03-25 15:02:24 +01:00
sw.setDirB(0xFF); // alle Eingang
2019-03-25 15:40:36 +01:00
adu.init();
2019-03-26 11:35:41 +01:00
usart.init();
2019-03-26 16:30:49 +01:00
// aktiviere Interrupts
sei();
2019-03-27 09:18:38 +01:00
// starte WDT
wdt_enable(WDT_TIMEOUT);
2019-03-27 10:33:26 +01:00
WDTCSR = _BV(WDIE) | _BV(WDE);
wdt_reset();
}
void handleRequest()
{
const uint8_t req = usart.readByte();
2019-03-27 09:18:38 +01:00
wdt_reset();
2019-03-26 15:02:58 +01:00
switch(req)
{
case RQ_DISC:
2019-03-27 15:48:36 +01:00
{
// sinnlose Abfrage, damit Compiler nicht nervt
uint8_t dummy = 0xFF;
if(dummy)
// leere Puffer
while(UCSR0A & (1<<RXC0)) dummy = UDR0;
}
2019-03-26 15:02:58 +01:00
break;
case RQ_TEST:
rqTestConnection();
break;
case RQ_INFO:
rqBoardInfo();
break;
case RQ_INT:
rqTestIntConv();
break;
2019-03-26 16:30:49 +01:00
case RQ_BA0:
rqDigitalWrite0();
break;
case RQ_BA1:
rqDigitalWrite1();
break;
case RQ_BE0:
rqDigitalRead0();
break;
case RQ_BE1:
rqDigitalRead1();
break;
case RQ_AA0:
rqAnalogWrite0();
break;
case RQ_AA1:
rqAnalogWrite1();
break;
case RQ_ADC:
rqAnalogRead();
break;
2019-03-27 10:33:26 +01:00
case RQ_ADC_DAC_STROKE:
rqAdcDacStroke();
break;
2019-03-26 16:30:49 +01:00
2019-03-26 15:02:58 +01:00
default:
break;
}
2019-03-25 16:15:00 +01:00
}
int main()
{
initAll();
2019-03-26 16:30:49 +01:00
2019-03-25 15:02:24 +01:00
while(1)
{
2019-03-26 11:35:41 +01:00
handleRequest();
2019-03-25 13:00:22 +01:00
}
2019-03-22 15:51:52 +01:00
return 0;
}